Determination of the origin of failure mechanism involved in the degradation of the threshold voltage of a PMOS FET associated to a lateral PNP bipolar transistor in a I2L test cells

Abstract

L’objet de cette étude est de déterminer les mécanismes mis en jeu dans la dégradation de la tension de seuil de transistors PMOS parasites associés aux transistors PNP latéraux des cellules de test d’une technologie I2L. Une nouvelle modélisation de cette dégradation tenant compte de la variation de la tension de bandes plates et de la réduction de la largeur du canal à la fois du côté drain et du côté source est proposée. Ce modèle électrique et l’analyse du procédé de fabrication montrent que cette dégradation est due au piégeage d’électrons dans l’oxyde de grille. Nous démontrons aussi que ces charges proviennent de la gravure plasma du nitrure.